I. GIỚI THIỆU
Filp-flop đôi khi gọi là chốt trong kĩ thuật điện tử, là mạch mạch có khả năng lật lại trạng thái ngõ ra tuỳ theo sự tác động thích hợp của ngõ vào, điều này có ý nghĩa quan trọng trong việc lưu trữ dữ liệu trong mạch và xuất dữ liệu ra khi cần.
Mạch này thực hiện xử lý trạng thái của tín hiệu của một hoặc nhiều ngõ vào và cho kết quả ở ngõ ra. Đây là yếu tố cơ bản lưu trữ trong logic tuần tự. Flip-flop và chốt (latch) là vật liệu xây dựng cơ bản của các hệ thống thiết bị điện tử kỹ thuật số, được sử dụng trong các máy tính, truyền thông, và nhiều loại khác của hệ thống điều khiển.
Một FF là một đa hài ổn định kép
Kí hiệu của Flip-flop
Nếu các ngõ vào sẽ quyết định ngõ ra là cái gì thì ngõ đồng hồ ck lại chỉ ra rằng khi nào mới có sự thay đổi đó. Chân Ck có thể tác động mức thấp hay mức cao tuỳ vào cấu trúc bên trong của từng IC FF, do đó với một IC FF cố định thì chỉ có một kiểu tác động và chỉ một mà thối, ví dụ với IC 74112 chỉ có một cách tác động là xung Ck tác động theo cạnh xuống.
1.Nguyên lý hoạt động
Flip-flop thực hiện chức năng xử lý tín hiệu vào và làm 1 bít nhớ trạng thái kết quả, với hai ngõ ra là thuận Q và đảo Q.
Nhu cầu điều khiển dẫn đến chế ra Flip-flop có thể có nhiều ngõ vào và cách thức tác động của ngõ lên kết quả khác nhau. Theo quy tắc chung, các ngõ vào chia ra ba loại:
- Ngõ vào dữ liệu D (Data): Trị logic hay trạng thái chính cần chốt.
- Ngõ vào điều khiển không đồng bộ: Khi ngõ khiển này ở mức tích cực (active) thì Flip-flop hoạt động theo cách nào đó. Ngõ này thường ký hiệu là E hay EN (enable) hay gate. Mức tích cực do nhà chế tạo đặt ra, có thể là logic 1 (thuận) hay 0 (đảo).
- Ngõ vào clock hay nhịp đồng bộ CLK: Có ở các Flip-flop cần hoạt động đồng bộ. Flip-flop thực hiện chức năng chính của nó vào thời điểm sườn xung clock chuyển từ 0 lên mức cao. Quy ước này được tất cả nhà sản xuất tôn trọng.
Trong các ngõ khiển, thì R (Reset) thường nhắc đến nhiều nhất, nó Reset cho Q trong f/f về trị logic 0, Q về trị logic 1. Chú ý rằng Reset là tín hiệu sử dụng trong mọi hệ thống digital, nhưng ở đó từng nơi nó có thể đặt trị mặc định là 1 khi cần thiết.
Trong sử dụng phải tránh Xung đột do các ngõ khiển gây ra bất định kết quả, tức là phải thiết kế timing đúng, và các ngõ khiển không dùng đến thì phải nối vào nơi có mức logic không tích cực (inactive).
2.Các loại Flip – flop
a.FF SR (mạch lật lại đặt)
- FF RS nảy cạnh lên khi đó sẽ kí hiệu hình tam giác ở sơ đồ khối và dấu mũi tên lên trong bảng trạng thái.
- FF RS nảy bằng cạnh xuống tương tự và có khí hiệu thêm hình tròn nhỏ hay gạch đầu Ck để chỉ cạnh xuống ở ký hiệu khối và vẽ dấu mũi tên xuống ở bảng trạng thái.
b. FF- JK
FF JK bổ sung thêm trạng thái cho FF RS ( tránh trạng thái cấm)
Nhận thấy đầu vào J, K điều khiển trạng thái ngõ ra theo đúng như cách mà S R đã làm trừ 1 điểm là khi J = K = 1 thì trạng thái cấm được chuyển thành trạng thái ngược lại ( với J = K = 0 ). Nó còn gọi là chế độ lật của hoạt động.
Từ dạng sóng có thể thấy rằng ngõ ra FF không bị ảnh hưởng bởi sườn xuống của xung ck các đầu vào J K cũng không có tác động trừ khi xảy ra tác động lên của Ck
FF JK có thể tạo thành từ FF SR có thêm 2 đầu and có ngõ ra đưa về như hình :
Còn cấu tạo bên trong của FF JK kích bằng cạnh sườn sẽ như sau :
c. FF-T
Khi nối chung 2 ngõ vào JK như hình dưới thì sẽ được FF T : chỉ có một ngõ vào T, ngõ ra sẽ bị lật lại trạng thái ban đầu khi ngõ T tác động và mỗi khi có cạnh sườn lên hay xuống của xung ck.
Kí hiệu khối và bảng trạng thái của FF T như sau :
FF T được sử dụng chính để tạo mạch đếm chia 2. Khi T nối lên mức 1 (Vcc) hay để trống, xung kích lần lượt đưa vào ngõ Ck.Nhận thấy ngõ ra Q sẽ lật trạng thái mỗi lần ck xuống hay lên. Tần số xung ngõ ra Q chỉ còn bằng một nửa tần số ngõ vào ck nếu đưa Q này tới các tầng FF sau nữa thì lần lượt tần số f sẽ lại được chia đôi. Đây là nguyên lí chính của mạch đếm sẽ được xét đến ở phần sau.
FF T dùng làm mạch chia tần
d. FF-D
Khi nối ngõ vào của FF RS hay JK như hình thì sẽ được FF D : chỉ có 1 ngõ vào gọi là ngõ vào data(dữ liệu) hay delay(trì hoãn). Hoạt động của FF D rất đơn giản : ngõ ra sẽ theo ngõ vào mỗi khi xung Ck tác động cạnh lên hay xuống.
FF D thường là nơi để chuyển dữ liệu từ ngõ vào D đến ngõ ra Q cung cấp cho mạch sau như mạch cộng, ghi dịch… nên hơn nữa ngõ vào D phải chờ một khoảng thời gian khi xung ck kích thì mới đưa ra ngõ ra Q, do đó FF D còn được xem như mạch trì hoãn, ngõ D còn gọi là delay.
e. Mạch chốt D
Các FF nảy bằng mức đều có thể trở thành mạch chốt khi chân ck cho ở mức tác động luôn. Thông dụng nhất là chốt D. Mạch được tạo bởi FF D khi thay ngõ vào đồng bộ bởi ngõ vào cho phép (enable : E) tác động ở mức cao.
Cấu tạo kí hiệu và bảng trạng thái như những hình sau :
Cấu tạo chốt.
f. FF khi có thêm ngõ vào trực tiếp.
Như thấy các FF đã xem xét ở trên khi cấp điện sẽ có thể xây dựng ngay trạng thái của ngõ ra vì nó còn tuỳ thuộc vào cấu trúc của mạch và các yếu tố ngẫu nhiên khác.
Vì lí do này 2 ngõ vào mới được thêm vào để xác định chính xác trạng thái logic ra lúc cấp điện (mở nguồn) hay bất cứ lúc nào muốn, nó hoàn toàn độc lập với trạng thái logic ở các ngõ vào đồng bộ J, K, R, S, D, T và kể cả xung đồng hồ ck, tứcl à chúng giành quyền ưu tiên trước hết quyết định ngõ ra.
Chúng được gọi là ngõ vào trực tiếp (ngõ vào không đồng bộ) và đặt tên là Preset (Pr) có nghĩa là đặt trước và Clear (Cl) có nghĩa là xoá
Cần phải để ý rằng không được phép đặt chân Pr = Cl = 0 vì khi đó Q = Q’ =1 trạng thái cấm.
Chân Pr, Cl khi này không có tác dụng gì, không xác định được trạng thái ra. Do đó, nhiều mạch FF chỉ có 1 ngõ Clear để xoá mạch khi cần mà không có ngõ Pr; có FF thì lại không có cả 2 ngõ này.
Về cấu trúc bên trong của FF khi này, 2 ngõ Pr và Cl sẽ được đưa vào tầng trung gian của các FF, như trong cấu tạo của IC 74LS76.
